PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-285764

(43) Date of publication of application: 22.11.1988

(51)Int.Cl.

G11B 19/247 H02P 5/00

(21)Application number: 62-118770

(22)Date of filing:

18.05.1987

(71)Applicant : HITACHI LTD

(72)Inventor: MIURA YOSHIO


SUZUKI MOTOYUKI FUKUSHIMA AKIO MORI YONEMITSU

(54) CONTROLLER FOR ROTATION OF MOTOR

(57)Abstract:

PURPOSE: To immediately obtain an aimed revolving speed of a motor so as to control the rotation of the motor stably, by storing frequencies proportional to the revolving speeds of the motor in a memory circuit even when stable reproduced synchronizing signals are not obtained when a disk on which recording is made at a fixed density is reproduced.

CONSTITUTION: The difference between the information stored in the output memory 18 of a revolving speed detector 16 and the current revolving speed is found by means of a revolving speed error detecting circuit 21. In addition, the frequency error between a horizontal synchronization separating circuit 7 and reference synchronous signal generating circuit 8 is found by means of detecting circuits 22 and 23. In accordance with detect signals of the detecting circuits, whether a 1st control loop composed of a phase comparator circuit 11 and motor driving circuit 15 is used or a 2nd control loop composed of a variable



delaying circuit 5 and the circuits 7, 11, and 15 is used is decided. Therefore, when no stable reproduced synchronizing signal is obtained by means of the 2nd control loop, switching to the 1st control loop is immediately made. Therefore, the rotation of a motor can be always stably controlled.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

FI

(24) (44)公告日 平成6年(1994)6月15日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

G 1 1 B 19/247

R 7525-5D

H 0 2 P 5/00 3 0 1 H 7315-5H

発明の数1(全11頁)

(21)出願番号

特願昭62-118770

(22)出願日

昭和62年(1987)5月18日

(65)公開番号

特開昭63-285764

(43)公開日

昭和63年(1988)11月22日

(71)出願人 99999999

株式会社日立製作所

東京都千代田区神田駿河台 4丁目 6番地

(72)発明者 三浦 芳夫

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所家電研究所内

(72)発明者 鈴木 基之

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所家電研究所内

(72)発明者 福島 秋夫

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所家電研究所内

(72)発明者 森 米満

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所横浜工場内

(74)代理人 弁理士 並木 昭夫

審査官 新宮 佳典

(54) 【発明の名称】 モータ回転制御装置

1

【特許請求の範囲】

【請求項1】回転記録媒体を回転させるモータと、該モータを駆動するモータ駆動回路と、該モータの回転数を検出し、該回転数に比例した周波数を持つ信号を発生する回転数検出器と、該回転数検出器から出力される信号の周波数(または周期)を記憶情報として記憶するメモリ回路と、該メモリ回路に記憶されている記憶情報に対応した信号を発生させる信号発生回路と、前記回転記録媒体より再生される再生信号を遅延させ出力する遅延回路と、該遅延回路から出力される再生信号より同期信号 10を分離する同期分離回路と、基準同期信号を発生する基準同期信号発生回路と、前記回転数検出器からの出力信号の周波数と前記信号発生回路からの出力信号の周波数との比または差が所定の範囲内に在るか否かを検出する第1の検出回路と、各々、前記同期分離回路からの出力

2

信号の周波数と前記基準同期信号発生回路からの出力信号の周波数との比または差が所定の範囲内に在るか否かを検出し、その所定の範囲が互いに異なる第2及び第3の検出回路と、前記回転数検出器からの出力信号と前記信号発生回路からの出力信号との位相比較(以下、第1の位相比較という)、及び前記同期分離回路からの出力信号と前記基準信号発生回路からの出力信号との位相比較(以下、第2の位相比較という)のうち、何れか一方の位相比較を選択的に行い、その位相差に対応した誤差信号を出力する位相比較回路と、を有し、該位相比較回路からの誤差信号により前記遅延回路の遅延時間を制御して前記再生信号の時間軸補正を行うと共に、該位相比較回路からの誤差信号により前記モータ駆動回路を介して前記モータの回転を制御するモータ回転制御装置において、

前記第2の検出回路からの検出信号に応じて、前記メモリ回路における記憶情報の更新を行うか否かを制御し、かつ、前記第1及び第3の検出回路からの検出信号に応じて、前記位相比較回路において、前記第1及び第2の位相比較のうち、何れの位相比較を行うかを選択するようにしたことを特徴とするモータ回転制御装置。

【請求項2】特許請求の範囲第1項に記載のモータ回転 制御装置において、前記位相比較回路にて、前記第1の 位相比較が行われる際は、前記再生信号の時間軸補正動 作を停止するようにしたことを特徴とするモータ回転制 御装置。

【請求項3】特許請求の範囲第1項に記載のモータ回転制御装置において、前記第2の検出回路における前記所定の範囲は、前記第3の検出回路における前記所定の範囲よりも狭いことを特徴とするモータ回転制御装置。

【請求項4】特許請求の範囲第1項に記載のモータ回転 制御装置において、前記第1または第2または第3の検 出回路における前記所定の範囲は、再生モードに応じて 切換わることを特徴とするモータ回転制御装置。

【請求項5】特許請求の範囲第1項に記載のモータ回転 20 制御装置において、前記第1または第2または第3の検 出回路における前記所定の範囲は、ヒステリシス特性を 有することを特徴とするモータ回転制御装置。

【発明の詳細な説明】

[産業上の利用分野]

本発明は、ビデオディスクプレーヤやディジタルオーディオディスクプレーヤ等におけるモータ回転制御装置に関し、特に、回転記録媒体として、記録線密度が略一定で情報が記録されている、ビデオディスクやディジタルオーディオディスク等の記録ディスクを再生する場合に、好適なモータ回転制御装置に関するものである。 〔従来の技術〕

従来のビデオディスクプレーヤやディジタルオーディオディスクプレーヤにおいて、ディスクを回転させるモータの、モータ回転制御装置としては、ディスクより再生される情報(再生信号)から、再生同期信号を分離して、該再生同期信号と基準同期信号とを位相比較し、その比較結果に基づいてモータの回転制御を行うものが知られている。尚、ここで言う同期信号とは、例えば、ビデオディスクプレーヤでは、水平同期信号,垂直同期信40号などの信号を指し、ディジタルオーディオディスクプレーヤでは、クロック信号などの信号を指す。これは、以下の説明においても同様である。

しかし、この様なモータ回転制御装置においては、ディスク面の情報が欠落した場合、あるいは再生スポットが情報を記録していない部分(一般にはミラー面ともいう)に位置した場合などには、安定な再生同期信号が得られず、モータの回転速度が大きく変動したり、モータが暴走したりするという問題点があった。

[発明が解決しようとする問題点]

そこで、この様な問題点を解決するものとして、例えば、特開昭60-15861号公報、特開昭60-19 3167号公報などに記載されている様な装置が提案されている。

前者の既提案例においては、ディスクから安定な回転情報 (即ち、再生同期信号) が得られない場合、モータの回転数を検出して回転誤差信号を得る回転数検出手段を用いて、該回転誤差信号によりモータの回転を制御するようにしている。しかしながら、ディスクとして、記録線密度が略一定で情報が記録されたディスク (以下、CLVディスクという)を再生する場合、モータの回転数は再生ピックアップの位置に応じて変化させなければならないが、その様な場合において、該既提案例では、ディスクから安定な回転情報が得られないとき、目標とするモータの回転数 (即ち、再生ピックアップの位置に応じたモータの回転数) をどのようにして求めていくかについて、十分配慮されていなかった。

一方、後者の既提案例においては、再生するディスクとして、前記したCLVディスクのみをその対象としており、再生ピックアップの位置を可変抵抗器の様な位置検出器によって検出し、その位置情報に応じて基準クロック信号を分周して、ディスクから安定な回転情報(即ち、再生同期信号)が得られない場合には、回転数検出手段から得られるモータの回転数に比例した周波数信号と、前記分周信号とに基づいて、モータの回転を制御するようにしている。しかしながら、前記位置検出器は高価であり、寿命も短く、従って、コスト的にも耐久性の点においても問題があった。

本発明の目的は、上記した従来技術の問題点を解決し、 30 ディスクから安定な再生同期信号が得られない場合においても、常に安定してモータを回転させることができ、しかも、CLVディスクを再生する場合でも、安定な再生同期信号が得られない場合の、目標とするモータの回転数を、コスト、耐久性の点で問題を生ずることなく得ることができるモータ回転制御装置を提供することにある。

[問題点を解決するための手段]

上記した目的を達成するために、本発明では、回転記録 媒体を回転させるモータと、該モータを駆動するモータ 40 駆動回路と、該モータの回転数を検出し、該回転数に比 例した周波数を持つ信号を発生する回転数検出器と、該 回転数検出器から出力される信号の周波数(または周 期)を記憶情報として記憶するメモリ回路と、該メモリ 回路に記憶されている記憶情報に対応した信号を発生さ せる信号発生回路と、前記回転記録媒体より再生される 再生信号を遅延させ出力する遅延回路と、該遅延回路か ら出力される再生信号より同期信号を分離する同期分離 回路と、基準同期信号を発生する基準同期信号発生回路 を、前記回転数検出器からの出力信号の周波数と前記信 50 号発生回路からの出力信号の周波数との比または差が所 定の範囲内に在るか否かを検出する第1の検出回路と、 各々、前記同期分離回路からの出力信号の周波数と前記 基準同期信号発生回路からの出力信号の周波数との比ま たは差が所定の範囲内に在るか否かを検出し、その所定 の範囲が互いに異なる第2及び第3の検出回路と、前記 回転数検出器からの出力信号と前記信号発生回路からの 出力信号との位相比較(以下、第1の位相比較とい

出力信号との位相比較(以下、第1の位相比較という)、または前記同期分離回路からの出力信号と前記基準信号発生回路からの出力信号との位相比較(以下、第2の位相比較という)のうち、何れか一方の位相比較を10行い、その位相差に対応した誤差信号を出力する位相比較回路と、を有し、該位相比較回路からの誤差信号により前記遅延回路の遅延時間を制御して前記再生信号の時間軸補正を行うと共に、該位相比較回路からの誤差信号により前記モータ駆動回路を介して前記モータの回転を制御するモータ回転制御装置において、

前記第2の検出回路からの検出信号に応じて、前記メモリ回路における記憶情報の更新を行うか否かを制御し、かつ、前記第1及び第3の検出回路からの検出信号に応じて、前記位相比較回路において、前記第1または第2 20の位相比較のうち、何れの位相比較を行うかを選択するようにしたものである。

〔作用〕

本発明では、前記第1及び第3の検出回路からの検出信号に応じて、前記位相比較回路において、前記第1または第2の位相比較のうち、何れの位相比較を行うかを選択することにより、前記モータの回転制御を、前記回転数検出器,位相比較回路,モータ駆動回路から成る第1の制御ループによって行うか、前記遅延回路,同期分離回路,位相比較回路,モータ駆動回路から成る第2の制御ループによって行うか、を適宜切換えるようにしている。これにより、ディスクから安定な回転情報、即ち、安定な再生同期信号が得られない場合、前記第2の制御ループによって行われていた前記モータの回転制御が、ただちに前記第1の制御ループに切換わるので、その様な場合においても、モータの回転速度が大きく変動したり、モータが暴走したりすることなく、常に安定してモータを回転させることができる。

また、前記メモリ回路に、前記モータの回転数に比例した周波数の情報を記憶させており、該メモリ回路におけ 40 る記憶情報の更新を行うか否かを、前記第2の検出回路からの検出信号に応じて制御しているので、CLVディスクを再生している際に、安定な再生同期信号が得られなくなっても、該メモリ回路内の記憶情報によって、その際の目標とするモータの回転数(再生ピックアップの位置に応じたモータの回転数)をすぐさま得ることができる。この様にメモリ回路を用いることにより、コスト、耐久性の点で問題を生ずることはない。

[実施例]

以下、本発明の一実施例について、図面を参照しながら 50 コントロール回路20の動作については、後ほどさらに

説明する。尚、以下の説明では、本発明のモータ回転制 御装置をビデオディスクプレーヤのモータ回転制御装置 として用いる場合を、例として説明する。

第1図は本発明の一実施例としてのモータ回転制御装置 を示すブロック図である。

図中、1はディスク、2はモータ、3はピックアップ、4はFM復調回路、5は可変遅延回路、6は信号処理回路、7は水平同期分離回路、8は基準信号発生回路、9は分周回路、10は切換え回路、11は位相比較回路、12はサーボループの安定化をはかるための位相補償回路、13は切換え回路、14はサーボループの安定化をはかるための位相補償回路、15はモータ駆動回路、16は回転数検出器、17は入力信号の周期を測定するための周期測定回路、18はメモリ回路、19は基準FG信号生成回路、20はメモリコントロール回路、21は回転数誤差検出回路、22は第1の周波数誤差検出回路、23は第2の周波数誤差検出回路、24はコントロールロジック回路、25はスイッチ、26は電圧源である。

ディスク1からピックアップ3によって読出された信号は、ここには図示していないプリアンプによって増幅された後、FM復調回路4で復調されて再生信号となり、その後、可変遅延回路5を介してから、2分岐される。このうち、一方の再生信号は、信号処理回路6に入力されて、ここで各種信号処理がなされたあと映像信号として出力される。また、もう一方の再生信号は、水平同期分離回路7に入力されて、この再生信号からサーボ制御に必要な水平同期信号(a)が分離される。分離された水平同期信号(a)は切換え回路10と、第1の周波数誤差検出回路22と、第2の周波数誤差検出回路23にそれぞれ入力される。

また、基準信号発生回路8から発生され、分周回路9を 介して生成される基準水平同期信号(b)も、切換え回路 10と、第1の周波数誤差検出回路22と、第2の周波 数誤差検出回路23にそれぞれ入力される。

一方、回転数検出器16は、モータ2の回転数を検出し、その回転数に比例した周波数を持つ信号(以下、FG信号という)(c)を出力する。出力されたFG信号(c)は、切換之回路10と、周期測定回路17と、回転数誤差検出回路21にそれぞれ入力される。

周期測定回路17は、入力されたFG信号(c)の周期を測定し、測定された周期は、メモリコントロール回路20によって、メモリ回路18にデータとして書き込まれる。基準FG信号生成回路19は、メモリ回路18に記憶されたデータ(周期)をもとに、そのデータ(周期)に対応した信号(以下、基準FG信号という)(d)を生成して出力する。出力された基準FG信号(d)は切換え回路10と、回転数誤差検出回路21にそれぞれ入力される。尚、このときのメモリ回路18を制御するメモリコントロール回路20の動作については、後ほどさらに

詳細に述べる。

次に、第1の周波数誤差検出回路22および第2の周波数誤差検出回路23は、水平同期分離回路7から入力された水平同期信号(a)と、分周回路9から入力された基準水平同期信号(b)とを比較して、水平同期信号(a)の、基準水平同期信号(b)との周波数ずれを検出する。それら回路22,23の検出特性は、例えば、第2図(1)および(2)に示す様な特性となっている。

即ち、第2図(1)に示す様に、第1の周波数誤差検出回路22は分周回路9から入力された基準水平同期信号 (b) との周波数ずれ δ ₁が、-A%以下または+A%以上になったときに、その検出信号をローレベルとして出力し、また、第2図(2)に示す様に、第2の周波数誤差検出回路23はその周波数ずれ δ ₁が-B%以下または+B%以上になったときに、その検出信号をローレベルとして出力する。そして、AとBとの関係はA<Bとなるように設定しておく。

また、回転数誤差検出回路 2 1 は、回転数検出器 1 6 から入力された F G信号(c) と基準 F G生成回路 1 9 から入力された基準 F G信号(d) とを比較して、F G信号(c) の、基準 F G信号(d) との周波数ずれを検出し、モータ2の回転数のずれを検出する。この回路 2 1 の検出特性は、例えば第 2 図(3) に示す様な特性となっている。即ち、第 2 図(3) に示す様に、基準 F G信号(d) との周波数ずれ δ_2 が、-C%以下または +C%以上になったときに、その検出信号をローレベルとして出力する。そして、C と第 2 の周波数誤差検出回路 2 3 の B との関係は、B < C となるように設定しておく。

これらの検出信号は第1図に示す様にそれぞれコントロールロジック回路24に入力される。コントロールロジ 30 ック回路24では、回転数誤差検出回路21からの検出信号と第2の周波数誤差検出回路23からの検出信号とをもとに、サーボ系の動作モードを第3図に示す説明図(真理値表)の通りに選択し、それに応じた制御信号(e)を出力する。

即ち、第3図に示す様に、回転数誤差検出回路21および第2の周波数誤差検出回路23からの検出信号がともにローレベルでFGサーボモードが選択されたときには、制御信号(e)はローレベルとして出力され、また、それら検出信号がともにハイレベルでHDサーボモード 40が選択されたときには、制御信号(e)はハイレベとして出力される。

尚、第3図に示す説明図(真理値表)において、「ラッチ」とは、動作モードを切換えないで、現状の動作モードを維持すると言う意味で、例えば、回転数誤差検出回路21および第2の周波数誤差検出回路23からの検出信号がともにローレベルでFGサーボモードが選択されているときに、その2つの検出信号のうち、いずれかー方だけがハイレベルになった場合は、HDサーボモードに切換わらずに、現状のFGサーボモードを維持すると 50

いうことである。

次に、コントロールロジック回路24から出力された制御信号(e)は、切換え回路10,13と、スイッチ25にそれぞれ入力され、各回路内における切換え動作を制御する。

8

切換え回路10には、前述した如く、水平同期信号(a)と基準水平同期信号(b)、そして、FG信号(c)と基準FG信号(d)が、それぞれ入力されており、例えば、制御信号(e)がハイレベルの場合には、水平同期信号(a)と基準水平同期信号(b)とを位相比較回路11に入力し、ローレベルの場合にはFG信号(c)と基準FG信号(d)とを位相比較回路11に入力する。そして、位相比較回路11では、入力された2つの信号間の位相差を検出し、この位相差に対応した位相誤差信号を出力する。

次に、位相比較回路11からの位相誤差信号は2分岐され、一方は直接切換え回路13に入力され、もう一方は位相補償回路12を介してから同じく切換え回路13に入力される。切換え回路13では、前述した如く制御信号(e)によって切換え動作が制御され、制御信号(e)がローレベルのときには位相比較回路11から直接入力された位相誤差信号を出力し、ハイレベルのときには位相補償回路12を介して後入力された位相誤差信号を出力する。

切換え回路13から出力された位相誤差信号は、位相補 償回路14を介してモータ駆動回路15に入力され、モ ータ2の回転数が常に安定になる様にモータ2の回転を 制御する。この結果、時間軸誤差のうちの低い周波数成 分の補正が行なわれる。

以上の様にして、コントロールロジック回路24におい の て、HDサーボモードが選択され、制御信号(e)がハイレベルとなったときには、再生水平同期信号によってサーボ制御が行われ、またFDサーボモードが選択され、制御信号(e)がローレベルとなったときには、FD信号によってサーボ制御が行われる。

一方、位相補償回路12を介した位相誤差信号は、スイッチ25のa端子にも入力される。スイッチ25では、前述した如く、制御信号(e)によって切換え動作が制御され、制御信号(e)がハイレベルのときにはa側が、ローレベルのときにはb側が、それぞれ選択されるように切換えられる。そして、スイッチ25の出力は、CCD(電荷結合素子)等で構成される可変遅延回路5に入力される。

従って、制御信号(e)がハイレベルで、HDサーボモードの動作状態にあるときには、可変遅延回路5は、位相補償回路12からの位相誤差信号によってその遅延量が制御され、FM復調回路4から入力される再生信号の時間軸補正を行う。これにより、モータ2の回転制御だけでは吸収しきれない時間軸誤差のうちの高い周波数成分の補正を行うことができる。

) 尚、制御信号(e)がローレベルで、FDサーボモードの

動作状態にあるとき、スイッチ25をb側にして可変遅延回路5に電圧源26からのある任意の電圧を印加するのは、FGサーボモードのときに可変遅延回路5が誤動作しない様にするためである。

一方、第1の周波数誤差検出回路22から出力された検出信号はコントロールロジック回路24を介して、メモリ制御信号(f)としてメモリコントロール回路20に入力される。第1の周波数誤差検出回路22の検出信号がハイレベルのときにはメモリ制御信号(f)もハイレベルとなり、ローレベルのときにはメモリ制御信号(f)もローレベルとなり、メモリコントロール回路20は、このメモリ制御信号(f)がハイレベルの期間のみ、メモリ回路18のデータの更新制御を行なう。

次に、第1図に示すモータ回転制御装置全体の動作について説明する。

ディスク 1 の回転起動時は、ここには図示していないシステムコントロール回路によってモータ 2 の回転が加速される様に制御される。ディスク 1 の回転が正規の回転数に達するに従い、水平同期分離回路 7 から出力される水平同期信号(a) と分周回路 9 から出力される基準同期信号(b) の周波数の差(周波数ずれ δ_1)が小さくなる。

この周波数の差が、第2図(2)に示す-B%から+B%の範囲内に入ったところで、第2の周波数誤差検出回路23からハイレベルの検出信号が出力され、第2図(1)に示す-A%から+A%の範囲内に入ったところで、第1の周波数誤差検出回路22からハイレベルの検出信号が出力される。

第1の周波数誤差検出回路22からハイレベルの検出信号が出力されると、メモリ回路18には、周期測定回路3017から入力される最新のモータ回転数に対応する周期のデータが、書き込まれることになり、このため、基準FG生成回路19から出力される基準FG信号(d)と回転数検出器16から出力されるFG信号(c)とは略等しい信号となる。

したがって、回転数誤差検出回路21から出力される検出信号もハイレベルとなり、これを同時にコントロールロジック回路24からは、ハイレベルの制御信号(e)が出力されて、第3図に示す説明図(真理値表)に従って、切換え回路10,切換え回路13,スイッチ25が40切換わり、サーボ系は再生水平同期信号(a)を用いたHDサーボモードとなる。

再生水平同期信号(a)と基準水平同期信号(b)は位相比較回路11で位相比較され、その結果得られた位相誤差信号は、前述の様に位相補償回路12,スイッチ25を介して可変遅延回路5に入力されると共に、切換え回路13,位相補償回路14を介してモータ駆動回路15に入力され、それにより、再生水平同期信号(a)の変動量に応じて、モータ2および可変遅延回路5がフィードバック制御される。

しかしながら、ディスクの欠陥により信号が欠落したり、再生スポットが情報を記録していないミラー面に位置した場合、あるいはランダムアクセス動作のためにここには図示していないトラッキングサーボを停止した状態でピックアップ3を高速で移動した場合には、水平同期信号(a)は正しく再生されない。そのため、位相比較回路11は誤まった位相比較結果を出力し、結果的にモータ2の回転数が変動することになる。

10

しかし、モータ2の回転数が変動して、第2の周波数誤差検出回路23,回転数誤差検出回路21の各々の検出範囲を越えると、前述の様にコントロールロジック回路24から出力される制御信号(e)もハイレベルからローレベルに切換わり、切換え回路10および13,スイッチ25が切換わって、回転数検出器16からのFG信号(c)を用いたFGサーボモードになる。

このときには、FG信号(c)と基準FG信号生成回路19から出力される基準FG信号(d)が位相比較回路11で位相比較され、その結果得られた位相誤差信号は、切換え回路13,位相補償回路14を介して、モータ駆動回路15に入力され、モータ2の回転を制御する。

尚、この時、第1の周波数誤差検出回路22の検出範囲は第2の周波数誤差検出回路23の検出範囲よりも狭く設定してあるので、前述の様にモータ2の回転数が所定の値よりもずれた場合、メモリ回路18におけるデータの更新は、第1の周波数誤差検出回路22からの検出信号によって、制御信号(e)がハイレベルからローレベルに切換わるよりも先に、停止される。

その結果、基準FG生成回路19から出力される基準FG信号(d)の周波数は、ほぼ正規の回転数でモータ2が回転しているときのFG信号(c)の周波数と等しくなる。したがって、モータ2は再び元の正規の回転数に復帰する様に制御される。

モータ2がまた元の回転数に復帰して、第1および第2 の周波数誤差検出回路22および23,回転数誤差検出 回路21の検出範囲内に入ると、自動的に、再生水平同 期信号(a)を用いたHDサーボモードに切換わる。この ため、モータ2は暴走することもなく、また回復に要す る時間を短かく、自動的に復帰が可能となる。

第4図は第1図における回転数誤差検出回路21の一具 体例を示すブロック図である。

第4図に示す回路では、先ず、基準FG信号生成回路19から出力される基準FG信号(d)をカウンタ27でカウントし、そのカウント値が設定された数 N_0 になったかどうかをデコーダ28で検出する。一方、回転数検出器16から出力されるFG信号(c)をカウンタ30でカウントし、そのカウント値が、設定された数 N_1 になったかどうかをデコーダ31で、また、設定された数 N_2 になったかどうかをデコーダ32で、それぞれ検出する

50 ここで、設定値No, N1 およびN2は、第2図(3)に

示す特性を得るために、

N₁<N₀<N₂ とし、かつ、

$$\frac{|N_0 - N_1|}{N_0} \times 100 = C(\%),$$

$$\frac{|N_0 - N_2|}{N_0} \times 100 = C(\%)$$

となる様にそれぞれ設定する。

デコーダ31および32の出力は、D型フリップフロッ プ33,34およびD型フリップフロップ35,36で 構成されるラッチ回路に入力されたあと、D型フリップ フロップ34の \mathbf{Q} 出力と \mathbf{D} 型フリップフロップ36の \mathbf{Q} 出力がNOR回路37に入力され、このNOR回路37 の出力はさらにD型フリップフロップ38のD端子に入 力される。一方、D型フリップフロップ38のクロック 端子にはデコーダ28の出力が入力されているから、基 準FG信号(d)をNo個数えた時に、FG信号(c)がN 20 ~N2個の間にあれば、D型フリップフロップ38のQ 出力からはハイレベルが、 N_2 個よりも大きいかあるい はN1個よりも小さい場合には、Q出力からはローレベ ルが出力される。したがって、D型フリップフロップ3 8のQ出力が回転数誤差検出回路21の検出信号となり 得る。また、エッジ検出回路29により、デコーダ28 の出力を検出し、それによって各回路をリセットする。 同様に第1図における第1および第2の周波数誤差検出 回路22および23も同じ様な構成で実現できるので、 ここではその説明を省略する。

第5図は第1図における回転数誤差検出回路21の他の具体例を示すブロック図、第6図は第5図の回転数誤差検出回路21の検出特性を示した説明図、である。第4図の具体例との相違は、デコーダ40および41、切換え回路42および43を追加し、検出特性に、第6図に示す様なヒステリシス特性を設けた点にある。これは、前述のサーボ系の動作モードの切換えを、HDサーボモードからFGサーボモードに移行するときは、FG信号(c)の、基準FG信号(d)との周波数ずれ δ_2 が- C_1 %以下または+ C_1 %以上になったときに、また、FGサーボモードからHDサーボモードに移行するときはー C_2 %以上、+ C_2 %以下になったときに、行おうとするものである。この様にすればFGサーボモードからHDサーボモードに移行したときに、すみやかに引込みが行なえるという利点がある。

ここで、各デコーダの設定値は $N_1 < N_3 < N_0 < N_2 < N_4$ とし、かつ、

$$\frac{|N_3 - N_0|}{N_0} \times 100 = C_2(\%),$$

$$\frac{|N_2 - N_0|}{N_0} \times 100 = C_2(\%),$$

$$\frac{|N_1 - N_0|}{N_0} \times 100 = C_1(\%),$$

$$\frac{|N_4 - N_0|}{N_0} \times 100 = C_1(\%),$$

とする。

第7図は第1図における回転数誤差検出回路21の別の 具体例を示すブロック図、第8図は第7図の回転数誤差 検出回路21の検出特性を示す説明図、である。

第5図の具体例との相違点は、デコーダ44および45 0 を追加し、ここには図示していないシステムコントロー ル回路からの再生モード制御信号 (MODE CONT RL信号) (g)によって、検出範囲を切換えるようにし た点にある。

特に、ピックアップ3を間欠的に早送りして再生を行なう早見再生モード(SCAN再生ともいう)において、この切換えを行なえば、HDサーボモードでの制御範囲が広くなり、間欠送りにともなって信号の欠落が多少発生しても、この場合にはすぐにFGサーボモードに切換わらないように出来、したがって、このときの信号欠落による誤動作もなく、安定した再生画像を出力することができる。

なお、第1図に示した回転数誤差検出回路21, 周波数 誤差検出回路22および23は、以上に示した具体例に 限るものではなく、要はこの様な機能を持つものであれ ばよい。また、各回路の検出特性も前述のものに限るも のではない。

ところで、本実施例では、回転数検出器 1 6 からの F G 信号(c)をそのまま使用する例について述べたが、これに限るものではなく、たとえば、分周した信号を使用してもかまわない。また、本実施例では、ビデオディスクプレーヤのモータ回転制御装置として用いる場合を例として説明したが、本発明は、ディジタルオーディオディスクプレーヤなどにも適用できることは言うまでもない。

〔発明の効果〕

以上説明した様に、本発明によれば、ディスクから安定な回転情報、即ち、安定な再生同期信号が得られない場合においても、モータの回転速度が大きく変動したり、モータが暴走したりすることなく、常に安定してモータ 50 を回転させることができる。 また、本発明によれば、メモリ回路を用いて、該メモリ 回路に、モータの回転数に比例した周波数の情報を記憶 させているため、CLVディスクを再生している際に、 安定な再生同期信号が得られなくなっても、該メモリ回 路内の情報によって、その際の目標とするモータの回転 数(再生ピックアップの位置に応じたモータの回転数) をすぐさま得ることができ、コスト、耐久性の点でも問 題はない。


また、再生モード応じて周波数誤差検出回路および回転 数誤差検出回路の特性を切換える様にした場合は、再生 10 モードに伴って発生する信号の欠落(例えば、早見再生 モードにおける間欠送りに伴う信号の欠落など)に対し ても誤動作することなく、安定した再生を行うことがで きる。

【図面の簡単な説明】


第1図は本発明の一実施例を示すブロック図、第2図は 第1図における周波数誤差検出回路および回転数誤差検 出回路の検出特性を示す説明図、第3図は第1図におけ るサーボ系の動作モードの切換えを説明するための説明 図、第4図は第1図における回転数誤差検出回路の一具体例を示すブロック図、第5図は第1図における回転数誤差検出回路の他の具体例を示すブロック図、第6図は第5図における回転数誤差検出回路の検出特性を示す説明図、第7図は第1図における回転数誤差検出回路の別の具体例を示すブロック図、第8図は第7図における回転数誤差検出回路の検出特性を示す説明図、である。符号の説明

14

1 ……ディスク、2 ……モータ、3 ……ピックアップ、4 ……FM復調回路、5 ……可変遅延回路、7 ……水平同期分離回路、10,13 ……切換え回路、16 ……回転数検出器、18 ……メモリ回路、19 ……基準FG信号生成回路、20 ……メモリコントロール回路、21 ……回転数誤差検出回路、22,23 ……周波数誤差検出回路、24 ……コントロールロジック回路、25 ……スイッチ、27 ……カウンタ、28 ……デコーダ、30 ……カウンタ、31,32,40,41,44,45 ……デコーダ



【第1図】





【第3図】

| 回転對誤差 換出信号 | 周邦数誤差 按出信号(II) | モード |
|------------|-------------------|-------|
| L | L | FGガーボ |
| į | н | ラッチ |
| Н | L | 5,4 |
| н | Н | HDサーボ |


L:UNLOCK 式態 H:LOCK 式態

【第4図】





【第5図】



【第7図】

